

Платформы обработки сетевого трафика на ПЛИС с аппаратными СФ-блоками

А.С. Коваль, email: koval@cs.vsu.ru

Воронежский государственный университет

***Аннотация.** Решение проблем обработки трафика сетей в реальном времени в задачах обеспечения информационной безопасности или повышения QoE требует применения специализированных аппаратных средств. Рассматриваются варианты платформ, построенных на основе ПЛИС с аппаратными СФ-блоками (процессоров и периферии) и средства разработки.*

***Ключевые слова:** классификация трафика, ПЛИС, СнК, FPGA, SoC, QoS, QoE.*

Введение

Требование обработки трафика сетей в реальном масштабе-времени (РВ) обычно возникает в задачах обеспечения информационной безопасности и QoS/QoE. Аппаратные решения уменьшают время обработки, таким образом, упрощая достижение необходимого режима РВ (жесткого или мягкого)[1]. Кроме того, аппаратные решения дают дополнительные гарантии невозможности злонамеренной модификации алгоритмов обработки. Поэтому актуальна задача выбора платформ разработки аппаратных решений, как для оценки идей, исследований, так и для апробирования прототипов: оценки работы устройства или сети из нескольких устройств (сеть с OpenFlow-свичами [2]) на реальном трафике.

1. Варианты платформ


Помимо высокой скорости обработки потока пакетов, аппаратная платформа должна позволять реализовывать как можно более широкий класс алгоритмов обработки и их параметров. Так называемые SmartNIC – это вариант с наименьшими подобными возможностями, т.к. реализованы на ASIC и отличаются от обычных сетевых контроллеров повышенной вычислительной мощностью и дополнительными приложениями обработки. SmartNIC, созданные для дата-центров, содержат приложения для Network Function Virtualization (NFV), Deep Packet Inspection (DPI). Для обозначения последних устройств часто используется термин Data Processing Unit (DPU). Наиболее известны

SmartNIC компаний-производителей Mellanox, Broadcom, Nvidia. Google, Amazon - так же имеют подобные разработки. Помимо ограниченного набора функций в приложениях, практически все SmartNIC используют проприетарные закрытые технологии и мало подходят в качестве исследовательской платформы [3].

Платформы основанные на ПЛИС не имеют вышеуказанного недостатка SmartNIC: с помощью средств разработки реализуются произвольные алгоритмы обработки пакетов. К сожалению средства и длинная последовательность этапов разработки - сложны. Для сокращения времени создания прототипа на данный момент существует несколько подходов: высокоуровневый синтез (HLS); предметно-ориентированные репрограммируемые платформы с кодовой базой (NetFPGA, Alveo); экосистемы типа PYNQ. Помимо этого, в рамках подхода Система-на-Кристалле (СнК, англ. SoC) существует отдельный класс ПЛИС с аппаратными сложнофункциональными (СФ) блоками, которые работают под управлением ОС [4].

2. Платформа на основе СнК-ПЛИС

В данной работе использовались ПЛИС Zynq-7xxx компании Xilinx, содержащие два аппаратных ядра ARM и необходимую для них периферию. Запуск ОС на аппаратных процессорах СнК-ПЛИС решает еще одну важную задачу в контексте обсуждаемых платформ: изоляцию системы управления (control plane) и системы передачи данных (data plane), повышая надежность и уменьшая задержки в тракте передачи данных. Доступный вариант плат разработки с ПЛИС Zynq-7010 – плата управления от биткоин-майнера Ebit E9, помимо ПЛИС, содержит NAND-память 128MiB, DDR3-память SDRAM 256MiB, разъем micro SD, контроллер Ethernet WIZnet IP101GA:




```
COM1 - PUTTY
Model: Zynq Zed Development Board
DRAM: ECC disabled 256 MiB
NAND: 128 MiB
MMC: zynq_sdhci: 0
Invalid bus 0 (err=-1)
*** Warning - spi_flash_probe() failed, using default environment

In: serial
Out: serial
Err: serial
Model: Zynq Zed Development Board
Net: Gem.e000b000
Hit 'd' to stop autoboot(eric): 0
zynq-uboot> nand info

Device 0: nand0, sector size 128 KiB
Page size      2048 b
OOB size       64 b
Erase size     131072 b
subpagesize    512 b
options        0x 0
bbt options    0x 20000
zynq-uboot>
zynq-uboot>
```

Рис. 1. Загрузчик управления биткоин-майнера Ebit E9

При подаче питания загружается ОС Linux из NAND и далее запускается процесс управления майнинг-платформой.



```
zedeboard-zynq7 login: root
Password:
root@zedeboard-zynq7:~# uname -a
Linux zedeboard-zynq7 4.6.0-xilinx #5 SMP PREEMPT Mon May 8 14:36:49 CST 2017 armv7l GNU/Linux
root@zedeboard-zynq7:~# cat /etc/init.d/cgminer.sh
/opt/system/appstartup &
: exit 0
root@zedeboard-zynq7:~# cat /proc/cpuinfo | grep model
model name      : ARMv7 Processor rev 0 (v7l)
model name      : ARMv7 Processor rev 0 (v7l)
root@zedeboard-zynq7:~# cat /proc/meminfo | grep MemTotal
MemTotal:      252032 kB
root@zedeboard-zynq7:~# df -h
Filesystem      Size      Used Available Use% Mounted on
/dev/root        64.0M     0          64.0K   0% /
devtmpfs        64.0K     0          64.0K   0% /dev
tmpfs           123.1M    28.0K     123.0M   0% /run
tmpfs           123.1M    44.0K     123.0M   0% /var/volatile
tmpfs           64.0K     0          64.0K   0% /dev
/dev/mmcblk0p1  973.1M   319.0M    654.1M   33% /run/media/mmcblk0p1
/dev/mmcblk0p2  815.2M   522.9M    246.1M   68% /run/media/mmcblk0p2
root@zedeboard-zynq7:~#
```

Рис. 2. ОС биткоин-майнера

В ходе работы был создан проект с загрузкой ОС Linux с micro SD карты. Проект содержит аппаратную конфигурацию ПЛИС, и компоненты ОС: ядро, корневую файловую систему и загрузчик u-boot.




Рис. 3. Конфигурация аппаратной части базового проекта

Стандартные средства проектирования для СнК Zynq включают компонент PetaLinux Tools для создания корневой системы, сборки ядра и адаптации загрузчика к конкретной платформе.

```

COM47-115200
Petalinux 2020.2 E4205BaseLinux /dev/ttyPS0

E4205BaseLinux login: root
Password:
Last login: Fri Jan 20 08:20:12 UTC 2023 on ttyPS0
root@E4205BaseLinux:~# uname -a
Linux E4205BaseLinux 5.4.0-xilinx-v2020.2 #1 SMP PREEMPT Fri Jan 20 01:53:01
2023 armv7l GNU/Linux
root@E4205BaseLinux:~# cat /proc/cpuinfo | grep model
model name      : ARMV7 Processor rev 0 (v7l)
model name      : ARMV7 Processor rev 0 (v7l)
root@E4205BaseLinux:~# cat /proc/meminfo | grep MemTotal
MemTotal:       249324 kB
root@E4205BaseLinux:~# df -h
Filesystem      Size      Used Available Use% Mounted on
devtmpfs        109.8M    4.0K    109.8M   0% /dev
tmpfs           121.7M    76.0K    121.7M   0% /run
tmpfs           121.7M    52.0K    121.7M   0% /var/volatile
/dev/mmcblk0p1  7.4G     825.3M   6.6G    11% /media/sd-mmcblk0p1
root@E4205BaseLinux:~#

```

Рис. 4. Загрузка сборки ОС Linux базового проекта

ОС Linux и приложения выполняются на аппаратных СФ-блоках, процессорах ARM, это часть называется Processing System (PS). В реконфигурируемой части микросхемы – Programmable Logic (PL) можно размещать аппаратную часть обработки [4]. Разработанный первоначально базовый проект может использоваться для формирования в PS ускорителей обработки. Как отмечалось выше, для ускорения разработки существует несколько подходов. В данной работе применяется подход экосистемы PYNQ.




Рис. 5. PS и PL части ПЛИС Zynq

3. PYNQ: передача данных между PS и PL

PYNQ - проект с открытым кодом компании Xilinx для ПЛИС Zynq, Zynq UltraScale+, Zynq RFSoc и ускорителей Alveo. Основная идея: запуск в PS-части ПЛИС ОС Linux и Python, которые будут управлять загрузкой и работой в PL-части ПЛИС так называемых оверлеев.

На рис. 5 показаны: 4 интерфейса AXI Master HP (High Performance), 2 - AXI GP (General Purpose), 2 - AXI Slave GP порта, порт AXI Master ACP и 64 GPIO линий. Оверлей состоит из ПЛИС-конфигурации и Python API, позволяющих задействовать СФ-блоки и передавать данные между PS и PL Разработаны 4 класса для переноса данных между PS и PL:

1. `zynq.gpio.GPIO` - General Purpose Input/Output
2. `zynq.mmio.MMIO` - Memory Mapped IO
3. `zynq.buffer.allocate()` - Memory allocation
4. `zynq.lib.dma.DMA` - Direct Memory Access

Заключение

В ходе работы был создан базовый Linux-проект для СнК Zynq. Сформирован загрузочный образ для неподдерживаемой PYNQ аппаратной платформы. В результате стало возможным выполнять «блокноты» Jupyter Notebook PYNQ [5] с ускорителями на PL ПЛИС. Это упрощает применение аппаратной обработки во многих сферах, в том числе и в задачах «глубокого» анализа пакетов. В дальнейшем планируется использовать PYNQ для аппаратной классификации трафика методами машинного обучения.

Список литературы

1. Эннс, В. СнК, БМК или ПЛИС: выбор варианта исполнения цифровой интегральной схемы / В. Эннс // Компоненты и технологии. – 2018. – №4 (201). – С. 100-102.
2. Kang, J. A comparative study of zynq-based openflow switches in a software/hardware co-design / J. Kang, X. Hei, J. Song // Lecture Notes in Computer Science. – 2017. – Vol. 10658 LNCS. – P. 369-378.
3. "Облачная матрица" Pluribus заработала на "процессорах данных" Nvidia // Открытые системы. СУБД. – 2022. – № 2. – С. 7.
4. SoCs with Hardware and Software Programmability [Электронный ресурс]. – Режим доступа : <https://www.xilinx.com/products/silicon-devices/soc/zynq-7000.html>
5. PYNQ embedded community projects [Электронный ресурс]. – Режим доступа : <http://www.pynq.io/community.html>